您的当前位置:主页 > F彩生活 >Cadence 与台积电合作加速 5 奈米 FinFET 创新,并推动新一代 S

Cadence 与台积电合作加速 5 奈米 FinFET 创新,并推动新一代 S

分类:F彩生活 作者:
Cadence 与台积电合作加速 5 奈米 FinFET 创新,并推动新一代 S

全球电子设计创新厂商益华电脑(Cadence Design Systems, Inc.)宣布已与台积电合作,实现顾客在行动高效能运算(HPC)、5G 和人工智慧(AI)应用领域的新一代系统单晶片(SoC)设计上的台积电 5 奈米 FinFET 製程技术製造交付。

凭藉着双方的携手努力,Cadence 数位、签核与客製 / 类比工具业已获得设计规则手册(DRM)及 SPICE v1.0 认证,并且 Cadence IP 也已可配合台积电 5 奈米製程。具备整合式工具、流程及方法的对应製程设计套件(PDK)现已可供于传统及云端环境使用。此外,共同顾客业已利用 Cadence 工具、流程及 IP 完成多项台积电 5 奈米製程技术的完全製造开发的下线。

5 奈米数位与签核工具认证

台积电的 5 奈米製程率先业界利用极紫外线(EUV)光刻达到製程简化的效益,而 Cadence 的全面整合数位实现与签核工具流程也已取得此项製程的认证。Cadence 全流程包括 Innovus 实现系统、Liberate Characterization Portfolio、Quantus 萃取解决方案、Tempus 时序签核解决方案、Voltus IC 电源完整性解决方案及 Pegasus 验证系统。

针对台积电 5 奈米製程技术优化的 Cadence 数位与签核工具提供关键层 EUV 和相关新设计规则支援,协助共同顾客减少重複并达成性能、面积与功耗(PPA)改良。5 奈米製程的最新提升包括运用 Genus 合成解决方案的预测性辨识通路铜柱合成架构,以及在 Innovus 实施系统和 Tempus ECO 中的细胞电迁移(EM)处理用脚位存取控制走线方法,还有 Voltus IC 电源完整性解决方案中的统计 EM 预算分析支援。新近取得认证的 Pegasus 验证系统支援所有台积电实体验证流程的 5 奈米设计规则,包括 DRC、LVS 及金属填充。

5 奈米客製 / 类比工具认证

Cadence 客製 / 类比工具获得台积电领先业界的 5 奈米製程技术认证,这些工具包括 Spectre 加速平行模拟器(APS)、Spectre eXtensive 分割模拟器(XPS)、Spectre RF 选项、Spectre 电路模拟器、Voltus-Fi 客製电源完整性解决方案、Pegasus 验证系统以及 Virtuoso 客製 IC 设计平台,其中包括 Virtuoso 布局套装 EXL、Virtuoso 原理图编辑器及 Virtuoso ADE 产品套装。

Virtuoso 研发团队与 Cadence IP 事业群持续且密切地合作,运用建立于最新 Virtuoso 设计平台上的尖端科技客製设计方法开发 5 奈米混合讯号 IP。藉由持续提升台积电 5 奈米製程及其他先进节点製程 Virtuoso 先进节点和方法平台上的设计方法和能力,让顾客能够突破传统非结构式设计方法的限制,达成更佳的客製实体设计产能。

新的 Virtuoso 先进节点与方法平台(ICADVM 18.1)具备建立 5 奈米设计所的特性和机能,包括加速横列客製化放置与走线方法,这种方法可帮助使用者改善产能并提升对于複杂设计规则的管理。Cadence 导入多项支援 5 奈米製程的新功能,包括堆叠型闸极支援、通用多网格对齐、面积规则支援、非对称上色与电压依存性规则支援、类比单元支援及对于台积电5奈米技术项目中所包含各种新装置和设计限制的支援。

5 奈米 IP 实现

Cadence 正在开发独到的先进节点IP产品组合以支援台积电 5 奈米製程,其中包括高效能记忆体子系统、极高速 SerDes 和高效能类比以满足对于 HPC、机器学习(ML)及 5G 基地台的需求。随着台积电 5 奈米设计基础设施的推出,Cadence 与台积电积极协助顾客解决越来越多应用领域的最新 IP 要求,实现新一代的 SoC 开发。

台积电设计基础架构行销事业部资深协理 Suk Lee 表示:「台积电 5 奈米技术为我们的顾客带来业界最先进的技术,解决因应 AI 和 5G 崛起而不断增加的运算能力需求。藉由与 Cadence 的密切合作,我们以最新技术协助顾客做出与众不同的设计,并更快将设计上市。」

Cadence 数位与签核事业群资深副总裁暨总经理 Chin-Chi Teng 博士说:「我们持续扩大与台积电的合作,促进 5 奈米 FinFET 採用,让顾客能够利用最新工具和 IP 创造先进製程设计。我们的研发团队特别用心于新功能的开发以及性能改善,因此我们的数位与签核及客製 / 类比工具和 IP 能够协助顾客达成一次完成硅晶设计,并在积极的时程内达成终端产品上市的目标。」